W631GG6NB-11

简述

W631GU6NB是一个1G位的DDR3L SDRAM，组织为8,388,608字8行16位。该设备可实现高达2133 MT/s (DDR3L-2133)的高速传输速率，适用于各种应用。本设备分为以下转速等级:-09、-11、-12、-15、09I、11I、12I、15I、09J、11J、12J和15J。-09,09I和09J速度等级符合DDR3-2133L(14-14-14)规格(09I工业级，保证支持-40°C≤TCASE≤95°C, 09J工业级，保证支持-40°C≤TCASE≤105°C)。-11、11I和11J转速等级符合DDR3L-1866(13-13-13)规范(11I工业级，保证支持-40℃≤TCASE≤95℃，11J工业级，保证支持-40℃≤TCASE≤105℃)。-12、12I和12J转速等级符合DDR3L-1600(11-11-11)规范(12I工业级保证支持-40℃≤TCASE≤95℃，12J工业级保证支持-40℃≤TCASE≤105℃)。-15、15I和15J转速等级符合DDR3L-1333(9-9-9)规范(15I工业级，保证支持-40℃≤TCASE≤95℃，15J工业级，保证支持-40℃≤TCASE≤105℃)。W631GU6NB的设计符合以下关键DDR3L SDRAM功能，如发布CAS#，可编程CAS#写延迟(CWL)， ZQ校准，对芯片终止和异步复位。所有的控制和地址输入都与一对外部提供的差分时钟同步。输入锁存在差分时钟的交叉点(CK上升和CK#下降)。所有I/ o以源同步方式通过差分DQS-DQS#对同步。

特性

⚫电源:1.35 v (typ), VDD, VDDQ = 1.283 v至1.45 v⚫VDD向后兼容,VDDQ v = 1.5±0.075 v⚫双倍数据速率架构:两个数据传输每个时钟周期⚫八内部银行为并发操作⚫8位预取架构⚫CAS延迟:5,6,7,8,9,10,11日,13和14⚫突发长度8 (BL8)和冲切4 (BC4)模式:通过模式寄存器(夫人)或选择固定苍蝇(传递)⚫可编程读破裂排序:交叉或咬顺序⚫双向、微分数据闪光灯(DQ和DQ #)与数据传输/接收⚫Edge-aligned读取数据居中对齐和写入数据⚫DLL将DQ和DQ转换时钟⚫微分时钟输入(CK和CK #)⚫命令输入每个积极CK边缘,引用数据和数据面具的边缘一双微分数据选通(双倍数据速率)⚫发布中科院与可编程添加剂延迟(AL = 0,CL - 1和CL - 2)用于提高命令，地址数据总线效率⚫读延迟=添加延迟+ CAS延迟(RL = AL + CL)⚫自动预充电操作的读写爆发⚫刷新，自刷新，汽车Self-refresh (ASR)和局部数组自我刷新(PASR)⚫预先充电功率和有功功率⚫数据面具(DM)写入数据⚫可编程CAS写延迟(CWL)操作频率⚫写延迟西城= AL + CWL⚫多目的寄存器(MPR)读出一个预定义的系统时间校准序列⚫系统级时间校准支持通过写水准和MPR读模式⚫ZQ校准输出驱动程序和使用外部参考电阻器ODT地面⚫异步RESET#引脚电源初始化序列和复位功能⚫可编程模上终止(ODT)的数据，数据掩码和差分频通对⚫动态ODT模式，提高信号完整性和可预选终止阻抗期间写⚫2K字节页面大小⚫包装在VFBGA 96球(7.5 x13 mm2厚度1.0 mm) -(窗口BGA类型)，使用无铅材料与RoHS兼容

W631GG6NB-11

简述

W631GU6NB是一个1G位的DDR3L SDRAM，组织为8,388,608字8行16位。该设备可实现高达2133 MT/s (DDR3L-2133)的高速传输速率，适用于各种应用。本设备分为以下转速等级:-09、-11、-12、-15、09I、11I、12I、15I、09J、11J、12J和15J。-09,09I和09J速度等级符合DDR3-2133L(14-14-14)规格(09I工业级，保证支持-40°C≤TCASE≤95°C, 09J工业级，保证支持-40°C≤TCASE≤105°C)。-11、11I和11J转速等级符合DDR3L-1866(13-13-13)规范(11I工业级，保证支持-40℃≤TCASE≤95℃，11J工业级，保证支持-40℃≤TCASE≤105℃)。-12、12I和12J转速等级符合DDR3L-1600(11-11-11)规范(12I工业级保证支持-40℃≤TCASE≤95℃，12J工业级保证支持-40℃≤TCASE≤105℃)。-15、15I和15J转速等级符合DDR3L-1333(9-9-9)规范(15I工业级，保证支持-40℃≤TCASE≤95℃，15J工业级，保证支持-40℃≤TCASE≤105℃)。W631GU6NB的设计符合以下关键DDR3L SDRAM功能，如发布CAS#，可编程CAS#写延迟(CWL)， ZQ校准，对芯片终止和异步复位。所有的控制和地址输入都与一对外部提供的差分时钟同步。输入锁存在差分时钟的交叉点(CK上升和CK#下降)。所有I/ o以源同步方式通过差分DQS-DQS#对同步。

特性

⚫电源:1.35 v (typ), VDD, VDDQ = 1.283 v至1.45 v⚫VDD向后兼容,VDDQ v = 1.5±0.075 v⚫双倍数据速率架构:两个数据传输每个时钟周期⚫八内部银行为并发操作⚫8位预取架构⚫CAS延迟:5,6,7,8,9,10,11日,13和14⚫突发长度8 (BL8)和冲切4 (BC4)模式:通过模式寄存器(夫人)或选择固定苍蝇(传递)⚫可编程读破裂排序:交叉或咬顺序⚫双向、微分数据闪光灯(DQ和DQ #)与数据传输/接收⚫Edge-aligned读取数据居中对齐和写入数据⚫DLL将DQ和DQ转换时钟⚫微分时钟输入(CK和CK #)⚫命令输入每个积极CK边缘,引用数据和数据面具的边缘一双微分数据选通(双倍数据速率)⚫发布中科院与可编程添加剂延迟(AL = 0,CL - 1和CL - 2)用于提高命令，地址数据总线效率⚫读延迟=添加延迟+ CAS延迟(RL = AL + CL)⚫自动预充电操作的读写爆发⚫刷新，自刷新，汽车Self-refresh (ASR)和局部数组自我刷新(PASR)⚫预先充电功率和有功功率⚫数据面具(DM)写入数据⚫可编程CAS写延迟(CWL)操作频率⚫写延迟西城= AL + CWL⚫多目的寄存器(MPR)读出一个预定义的系统时间校准序列⚫系统级时间校准支持通过写水准和MPR读模式⚫ZQ校准输出驱动程序和使用外部参考电阻器ODT地面⚫异步RESET#引脚电源初始化序列和复位功能⚫可编程模上终止(ODT)的数据，数据掩码和差分频通对⚫动态ODT模式，提高信号完整性和可预选终止阻抗期间写⚫2K字节页面大小⚫包装在VFBGA 96球(7.5 x13 mm2厚度1.0 mm) -(窗口BGA类型)，使用无铅材料与RoHS兼容